Af Rolf Sylvester-Hvid
Covid-19 har jo været skyld i mange ulykker, herunder tre års fravær af FPGA World Conference. Med henblik på, hvor hurtigt udviklingen er gået inden for en række heterogene- og kvanteteknologier, så kan man måske også spørge om, hvor relevante FPGA’erne er i storskalasystemer. Svaret må nok være: Mere end nogensinde før. Et begreb som PQC (Post-Quantum Cryptography) skal vi lægge mærke til. Det er de algoritmer, som man kan implementere på traditionelle beregningsplatforme – som netop FPGA’erne – men nu med afsæt i de matematiske problemer, som kan opstå i kølvandet på kvantebaserede cyber-angreb.
Ting bliver jo interessante i kvantedomænet, hvor der i princippet kan eksistere multiple tilstande mellem 0 og 1 – og kvantecomputing kan være et ubehageligt effektivt værktøj for hackere. Shors algoritme for storskala kvantecomputere er ikke sikre, da man ved at knække ECC for et system kan udføre en simpel factoring, der gør det muligt at bryde RSA’en. Shors algoritme fungerer ikke i symmetrisk kryptografi. Det gør Grovers algoritme derimod, og man kommer ret langt med en fordobling af bit-tallet for de kryptografiske keys. Med andre ord: Brug ikke AES-128 til kryptografi, men anvend AES-256. Det er en god begyndelse på sikkerheden i kvantebaserede systemer – og mod kvanteangreb.
PQC refererer i den forbindelse til asymmetrisk keying og kryptografi, som ikke kan hackes med kvantecomputere. OQC er baseret på matematiske problemer, der ikke påvirkes af Shors algoritme. Organisationen, NIST, arbejder fortsat på udpege en egentlig standard for PQC, og det arbejde forventes at være på plads i 2023/2024. Det var naturligt nok et varmt emne under FPGA World Conference.
Igennem de seneste år er en række selvstændige FPGA-virksomheder blevet opslugt af større processor- og controllerleverandører. Om det er frygt for, at FPGA’erne pludselig skulle æde sig ind på det traditionelle processormarked, eller om det skyldes behovet for hybride strukturer, der inkluderer både hardwirede- og refonfigurérbare kredse, tør vi ikke sige, men det står nogenlunde klart, at processor- og FPGA-miljøerne stille og roligt er ved at smelte sammen.
Nios-V er FPGA-implementeringen fra Intel af open-source RISC-V arkitekturen, og kernen findes i flere Agilex-, Stratix-, Arria- og Cyclone-komponenter. På grund af den instruktions-pipeline, der følger Nios V arkitekturen er ydelsen stort set femdoblet i forhold til den foregående generation, og man kan clocke de embeddede softcores noget hurtigere i den nyeste version.
– Man kan meget let erstatte eksisterende Nios II designs med Nios V i sine FPGA-designs, hvis man anvender Platform Designer som udviklingsværktøj. Der er en ret omfattende board-support pakke (BSP) med et BSP-editor GUI eller kommandolinje-interface for nemt design og konfiguration. Udviklingsværktøjerne versionschecker design for at sikre kompatibilitet igennem designforløbet, hvilket giver god mening, både for opdateringer og for samarbejde mellem flere design-teams. Oven i driverne ligger der et Hardware Abstraction Layer (HAL) med et bibliotek, der understøtter API’en for Nios V-kernerne, forklarer Nikolay Rognlien fra Arrow i Norge.
Læs flere artikler fra konferencen i Aktuel Elektronik 10/2022, som udkommer 25. oktober, 2022
