Kapløbet er i gang for at fremstille verdens hurtigste chips, og TSMC har netop fremsat sit bud på, hvordan de kan vinde den konkurrence. TSMC afslørede nemlig sin A16 (1,6nm)-teknologi for første gang i sidste uge under 2024 North America Technology Symposium i Californien. Den avancerede proces vil komme i produktion om lidt over to år. A16 vil følge Intels tilsvarende avancerede 14A-teknologi (også planlagt til 2026).
A16 vil bruge gate-all-around (GAAFET) nanosheet-transistorer og, hvad TSMC kalder en backside power rail-løsning, for at levere hidtil uset ydelse på wafer-niveau. Teknikken sender forsyningen op fra bunden i stedet for den traditionelle top-down forsyning. Sammenlignet med TSMC’s N2P-fremstillingsproces, forventes A16 at give en ydelsesforbedring på 8% til 10% ved samme spænding eller en 15% til 20% reduktion i strømforbruget ved samme frekvens og transistorantal.
Processen vil føre til fremstilling af 1,6nm chips. I mellemtiden er TSMC’s 2nm N2-procesnode på vej i produktion, planlagt til anden halvdel af 2025.
– TSMC forventer ikke at bruge ASMLs nye High NA EUV litografiværktøjsmaskiner til A16-processen. Det repræsenterer en væsentlig forskel fra Intel, som i sidste uge afslørede planer om at bruge værktøjet til at udvikle sin 14A-chip, siger Kevin Zhang, TSMCs senior vicepræsident for forretningsudvikling.
TSMC annoncerede en række nye værktøjer og teknologier under annonceringen af den nye procesteknologi. De omfatter:
– TSMC NanoFlex Innovation til nanosheettransistorer, der giver designere fleksibilitet i N2-standardceller.
– N4C-teknologi, en udvidelse af N4P-teknologien med op til 8,5 % reduktion af stanseomkostninger og lav implementeringsindsats, planlagt til volumenproduktion i 2025.
– CoWoS, SoIC og System-on-Wafer (TSMC-SoW), hvilket tillader et stort udvalg af matricer på en 300 mm wafer.
– Compact Universal Photonic Engine (COUPE), som stabler en elektrisk matrice oven på en fotonisk matrice.