Microchip annoncerer fire nye 20 output differentielle clock-buffere, der overgår PCIe® Gen 5 jitter standarderne for næstegenerations datacenter applikationer. ZL40292 (85Ω terminering) og ZL40293 (100Ω terminering) er specifikt udviklet til at efterleve den nye DB2000Q specifikation medens ZL40294 (85Ω terminering) og ZL40295 (100Ω terminering) er udviklet til at efterleve DB2000QL standarden. Disse nye komponenter efterlever også specifikationerne til PCIe Gen 1, 2, 3 og 4.
Hver buffer er et ideelt komplement til chipsæt der kræver distribuerede clocks henover flere komponenter, såsom CPU’er (Central Processing Units), Field FPGA’er (Programmable Gate Arrays) og PHY’er (Physical layers) i datacenter servere og storage komponenter, samt mange andre PCIe applikationer. Komponentens lave additive jitter på omkring 20 femtosekunder (~20 fs) overgår DB2000Q/QL specifikationen på 80 femtosekunder (80 fs) betragteligt. Dermed får udviklere større marginer til at efterleve stramme timing budgetter, samtidig med at der opnås højere datahastigheder. Disse komponenter vil minimere jitter, når der distribueres kloks på op til 20 outputs, så integriteten og clock-signalkvaliteten bevares igennem bufferen.
De nye buffere opnår lavt effekttab og brugen af Low-Power High-Speed Current Steering Logic (LP-HCSL) bidrager med betragtelige besparelser på effektbudgettet. I forhold til standard HCSL, anvender LP-HCSL en tredjedel af strømmen, hvilket medfører betragteligt lavere strømforbrug. Denne funktion giver også kunder muligheden for længere traces på deres kort, forbedrer signal routing og reducerer antallet af komponenter og pladsforbrug. ZL40292 kan f.eks. eliminere op til 80 termineringsmodstande (fire per output) i forhold til traditionelle HCSL buffere.
Microchip Nordic
Tlf.: 44 50 28 28